国内探索DUV实现3nm性能引入GAA晶体管，或许还有背面供电设计

据Wccftech报道，尽管国内受限无法购买EUV光刻机，不过仍然在DUV光刻机上尽可能地实现最大性能提升。近日中科院微电子所有了新突破，可以在DUV光刻下，实现GAA（Gate-All-Around）晶体管的CMOS集成先导工艺，而且已经完成了CMOS器件研发。

早在2022年，三星宣布其位于韩国的华城工厂开始生产3nm芯片，首个采用了全新GAA架构晶体管技术，取代了使用多年的FinFET晶体管。英特尔和台积电直到最近量产的Intel 18A和2nm工艺才引入，无论性能还是效率都有较为明显的提升。可以看到，领先的代工厂都选择在3nm或以下工艺改用GAA晶体管，同时都使用了EUV光刻机。

虽然中科院微电子所的研究理论上为DUV光刻机生产3nm芯片打开了可能性，但是更多地只是解决了前道（FEOL）晶体管成型问题，中道（MEOL）金属互连和后道（BEOL）M0布线等问题还没有解决。另外即便能生产，成本控制也是一个大问题，多次曝光很可能会造成制造效率大幅下降，且良品率低下，基本无法商用量产。

除了GAA晶体管，国内科研团队也在BSPDN背面供电技术上努力，通过消除晶圆正面供电布线需求来优化信号传输。其好处是缩短了供电路径，减少了面积，提高了密度，并降低了功耗。英特尔的Intel 18A工艺设计上可以支持背面供电技术，三星和台积电都打算在2nm制程节点中引入背面供电，分别是SF2Z和A16工艺，不过暂时都还没有量产。

TrendForce表示，中微半导体（AMEC）和北方华创正在与中芯国际（SMIC）合作，可能在5/7nm工艺中加入背面供电技术。