图1：华为公司董事、半导体业务部总裁何庭波在ISCAS 2026发表演讲（来源：人民日报）可现在，这条统治了行业半个多世纪的老路，正越走越窄。而就在外界还在争论"摩尔定律是否已死"时，华为直接抛出了一套全新的国产芯片演进理论——"韬定律"。它不拼谁把晶体管做得更小，而是换个思路，把芯片"内部的速度"做上去。这是中国企业第一次在半导体基础方法论层面，提出一套贯穿全栈的原创理论。
01 60年铁律撞墙：摩尔定律为什么走不动了要理解韬定律的分量，得先看摩尔定律为何走到今天。
1965年，英特尔创始人戈登·摩尔提出一个观察：集成电路上的晶体管数量，大约每两年翻一番。此后几十年，它从一条经验判断，变成了整个半导体产业约定俗成的"军规"——芯片厂商拼的就是把晶体管做得越来越小，在同样面积里塞进更多元器件，从而让芯片更快、更省电、更便宜。
这条路，一走就是60年。手机、电脑、汽车、AI算力，全靠它一路狂奔到今天。
图2：摩尔定律——微处理器小型化时间线（示意图，来源：Dreamstime）但现在，瓶颈来了。当晶体管缩到几个纳米级别，逼近硅原子的物理极限时，继续"做小"的难度和成本都暴涨。一条先进制程的产线，动辄数百亿美元投入；更关键的是，制造它必须用到极紫外（EUV）光刻机这样的顶尖设备。
换句话说，几何微缩这条路，物理上越来越难，成本上越来越贵，还越来越依赖被卡脖子的关键设备。摩尔定律的红利，正在肉眼可见地衰减。
02 华为另起炉灶：韬定律到底颠覆了什么面对死胡同，华为选择换一条路。2026年5月，在国际电路与系统研讨会（ISCAS 2026）上，何庭波正式提出"韬（τ）定律"——以"时间缩微"替代"几何缩微"，作为半导体与电子系统演进的新指导原则。这是60年来，中国企业首次在半导体基础方法论层面，提出一套贯穿全栈的原创理论。
听起来复杂，其实道理很通俗。芯片工作时，信号要在内部跑来跑去，信号传输耗费的时间越长、能耗越大，芯片就越慢、越烫。这个信号传输的延迟，在电路里叫"RC时间常数"，用希腊字母τ（读作tau，中文译"韬"）表示。过去大家只盯着"把晶体管变小"，却忽略了信号在芯片内部"跑路"的损耗——而这部分损耗，恰恰占了芯片总功耗的60%以上。
韬定律的核心，就是不执着于把晶体管越做越小，而是想尽办法缩短信号在芯片内部的传输距离和时间，把τ一代代压下去。何庭波用了一个很形象的比喻：一个人一天工作累不累，不只看他坐着写了多少字，还要看他来回搬了多少趟东西、跑了多少路。芯片也是一样，计算本身耗能有限，真正吃电的是数据在内部长距离搬运。
实现这一思路的旗舰技术，叫"逻辑折叠"（LogicFolding）。它不是简单地把两颗芯片叠在一起（传统的die-to-die堆叠），而是把单颗芯片内部的数字电路、模拟电路、存储电路，像折纸一样纵向分配到垂直堆叠的有源层中，用垂直的短通道替代漫长的水平走线。信号传输距离从毫米级压缩到微米级，延迟和功耗直接断崖式下降。
官方披露的实测数据相当亮眼：同等性能条件下，芯片内部的NPU功耗可下降66%、GPU功耗下降58%；在相同制程节点下，晶体管密度最高可提升55%，整体能效提升41%。换句话说，不用换更先进的光刻机，光靠重构电路结构，就能拿到接近下一代制程的性能和密度。
图3：华为发布的技术论文中，麒麟2026芯片3D堆叠架构采用混合键合工艺（来源：华为技术论文/媒体资料图）03 绕开EUV光刻机：这条新路为什么行得通很多人问，为什么是华为第一个提出这套理论？答案藏在现实约束里。
要超越业界所称的7纳米节点继续微缩，必须用到EUV极紫外光刻机，而华为无法获取这项技术和设备。继续在"几何微缩"这条赛道上硬拼，等于拿短板去和对手的长处死磕，越追越被动。
何庭波给出的判断很直白：与其在一条被锁死的路上挣扎，不如换一条别人还没走过的路。逻辑折叠依托3D混合键合等封装工艺，在相对成熟的DUV制程节点上，就能实现接近先进制程的集成密度和性能——绕开EUV这道最硬的坎。
这不是"没招了才硬凑"，而是一场主动的换道。它在现有工艺条件下，把芯片性能的天花板重新打开，也把被卡脖子的环节，从"制造设备"转移到了"设计能力"上。
当然，这条路并不轻松。逻辑折叠要大规模量产，散热管控、EDA工具适配、多层堆叠的良率，都是摆在面前的硬骨头。但至少，它给国产芯片打开了一扇此前不存在的门。
04 不是PPT：381款芯片已经用上了韬定律最受关注的一点，是它不是停在纸面的理论，而是已经落到了量产芯片上。从2020年华为开始探索逻辑折叠技术，到2024年小规模量产验证，再到2026年旗舰芯片大规模应用，这条路已经走了整整6年。
据华为官方及媒体报道，将于2026年秋季面世的麒麟2026手机芯片，正是逻辑折叠技术的首次成功大规模实施。这款芯片采用1+3+4三丛集架构，CPU性能核心频率提升至3.1GHz，引入逻辑折叠架构后，在DUV制程节点上实现了等效3nm增强版的集成密度。配套的微泵主动液冷散热方案，能够在高负载场景下稳定不降频。
更早之前，华为已基于这套思路累计量产了381款芯片，覆盖手机SoC、AI算力芯片（昇腾系列）、5G基站芯片、车载智能芯片、IoT物联网芯片等多条产品线。与上一代麒麟9030 Pro对比，同制程下晶体管密度提升55%，整体能效提升41%，NPU功耗下降66%，GPU功耗下降58%——这些不是实验室数据，而是经过大规模量产验证的实测结果。
按照何庭波披露的路线图，未来十年华为会持续走向全面折叠：2027年实现更多产品线全面折叠，2030年走向更多层的垂直堆叠，预计到2031年，这套路线的芯片集成度可等效1.4nm水平——全程不依赖EUV光刻机。
图4：华为麒麟芯片（资料图）这意味着，韬定律不是一篇停留在PPT上的论文，而是已经经过大规模量产验证、能实实在在支撑旗舰产品落地的一条技术路线。
韬定律发布后，行业反应两极。
支持者认为，这是后摩尔时代，中国半导体第一次在底层方法论上拿出自己的原创框架，属于真正的"换道超车"，绕开了对先进光刻设备的依赖，也利好先进封装、混合键合、国产EDA等一整条产业链。
冷静的声音同样存在。英伟达CEO黄仁勋评价这是一条优秀的技术路线，但认为短期内不会对台积电形成直接威胁；部分业内人士也提醒，逻辑折叠在大规模量产、散热管控、EDA工具适配等方面，仍有不少工程难题需要时间验证。
客观来看，韬定律的意义，不在于今天立刻颠覆格局，而在于它证明了一条新路确实走得通。当摩尔定律触及物理极限，规则的制定权开始松动，谁能率先探索出下一代演进路径，谁就可能握有下一个十年的主动权。
统治芯片行业60年的摩尔定律走向瓶颈，是物理规律的必然；而华为抛出的韬定律，是面对这道难题，中国给出的第一份系统性答卷。
它能不能真正改写半导体版图，还需要时间检验。但至少，当全世界都在"做小"这条路上越走越难时，中国已经率先迈向了另一条岔路——这条路，不再是简单追赶，而是试图重新定义规则。
这或许比芯片本身更有意义。
互动话题：你认为"韬定律"能帮中国芯片真正摆脱被动追赶吗？换道超车和正面硬拼，哪条路更靠谱？评论区聊聊。
