目前HBM是通过硅通孔（TSV）将多层DRAM Die垂直堆叠，并与Base Die整合，再通过硅中介层（Silicon Interposer）与GPU或其他AI加速器连接，形成典型的2.5D封装构架。美光认为，随着每颗DRAM的储存密度增加，每位元的功耗效率（pJ/bit）随之下降。HBM多层数堆叠带来热能与机械结构挑战，最大痛点在于功率密度而非功耗。