芯片发展几十年，居然撞上了一道无法突破的物理高墙！如今中国科研团队拿出全新方案，攻克困扰全球半导体行业数十年的“玻尔兹曼暴政”难题，有望开启下一代超低功耗芯片的全新时代。

大家都知道，芯片最基础的单元就是晶体管，传统硅基MOSFET晶体管工作原理，好比电子需要加热积蓄足够能量，翻越一道能量高墙才能实现电路导通。这个机制带来了一个硬约束，也就是大名鼎鼎的玻尔兹曼极限，室温之下，晶体管开关最低需要60毫伏的电压变化，也就是行业所说的60mV/dec，这道物理枷锁被称为玻尔兹曼暴政，死死卡住芯片进一步缩小制程、降低功耗的道路。无论厂商怎么改良制造工艺，都绕不开这条规则，这也是后摩尔时代芯片功耗居高不下、AI大算力芯片发热耗电严重的根本原因之一。

由中国香港理工大学郝建华教授团队主导，联合新加坡国立大学、香港科技大学、北京大学、新加坡科技设计大学共同攻关，在2026年9月1日于国际顶级期刊《Science》正式发布重磅成果，全球首次实现高性能二维铋/硒化铟异质结量子隧穿场效应晶体管。这支团队跳出传统电子翻越壁垒的思路，巧用量子力学里的隧穿效应，电子不用费力翻越高墙，直接像穿墙一样穿过能量势垒完成导通，彻底摆脱热电子发射带来的热力学限制。

通俗来讲，过去电子必须“爬山”，现在直接“穿墙而过”。这款全新器件实测亚阈值摆幅成功突破60mV/dec的经典极限，在六个数量级的电流区间内持续维持亚玻尔兹曼特性；器件工作栅压仅160毫伏，对比当下先进传统MOSFET所需约800毫伏，电压大幅降低，功耗实现断崖式下降。同时它解决了过去全球隧穿晶体管普遍导通电流偏弱的通病，实现高达10μA/μm的导通电流，开关比突破10的7次方，兼顾低功耗与高性能，并且器件能够直接在标准硅晶圆上制备，兼容现有CMOS集成电路产线，产业化落地门槛更低。

放眼全球，多年来美国、欧洲、日韩大量科研机构持续攻关隧穿晶体管，但长期卡在导通电流不足、器件稳定性差两大痛点，难以达到集成电路商用标准。国际器件与系统路线图IRDS早已认定隧穿晶体管是替代传统MOSFET最具潜力的方案，而本次中国团队研发的器件，是目前报道中性能最优的二维TFET器件之一，在多项关键指标上实现了突破，在同类型前沿晶体管研发赛道实现全球领跑。

不少国际科研媒体与领域同行评价，这项成果为后摩尔时代集成电路架构革新提供了可行路径，不再单纯依靠缩小芯片制程来提升算力，而是从晶体管底层工作机制完成革新。

在应用场景上，这项技术未来可以广泛用于端侧AI算力芯片、可穿戴智能设备、物联网传感器、深空探测低功耗电子器件。对于当下功耗巨大的人工智能芯片而言，如果大规模采用这类量子隧穿晶体管，同等算力下芯片耗电量、发热量能够大幅降低，手机、AI终端续航能力会迎来巨大提升；在卫星、深空探测设备上，更低功耗的芯片还能节约宝贵的航天器能源。

从产业层面来说，这项底层器件突破，补齐我国在下一代新型晶体管前沿研发的关键一环，打破国外长期在新型器件基础研究领域的先发优势，为未来国产超低功耗先进芯片自主化提供全新技术路线。